PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-008011

(43) Date of publication of application: 10.01.2003

(51)Int.Cl.

H01L 29/78

H01L 21/316

(21)Application number : 2001-395734

(71)Applicant: MATSUSHITA ELECTRIC IND CO

LTD

(22) Date of filing:

27.12.2001

(72)Inventor: HARADA YOSHIHISA

(30)Priority

Priority number : 2001 299478


Priority date : 21.06.2001

Priority country: US

(54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD

(57) Abstract:

PROBLEM TO BE SOLVED: To actualize a semiconductor device which has a high specific dielectric strength and uses a thermally stable gate insulating film. SOLUTION: On a silicon substrate 10, a gate electrode 12 is formed across a gate insulating film 11. The gate insulating film 11 has a high-dielectric- strength film 11a formed of a silicon-containing hafnium oxide film and a lower barrier film 11b formed of a silicon nitride oxide film 137 which is formed below the high-dielectric-constant film 11a and contains hafnium.



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-8011 (P2003-8011A)

(43)公開日 平成15年1月10日(2003.1.10)

(51) Int.Cl.'		證別配号	FΙ		ż	~~7J~}*(参考)
H01L			H01L	21/316		5F058
	21/316				P	5F140
	-			29/78	301G	

審査請求 有 請求項の数24 OL (全 19 頁)

(21)出顧番号	特願2001-395734(P2001-395734)	(71)出願人	
(22) 出版日	平成13年12月27日(2001.12.27)		松下電器產業株式会社 大阪府門真市大字門真1006番地
(00) D (89) D	- F M210 1-1/12 M (20011 121 21 /	(72)発明者	原田 佳尚
(31) 優先権主張番号	60/299, 478		大阪府門真市大字門真1006番地 松下電器
(32) 優先日	平成13年6月21日(2001.6.21)	(74)代理人	産業株式会社内 10007/931
(33)優先権主張国	米国 (US)		弁理士 前田 弘 (外7名)


最終頁に続く

(54) 【発明の名称】 半導体装置及びその製造方法

(57)【要約】

【課題】 高い比誘電率が確保されており且つ熱的に安 定なゲート絶縁膜を用いた半導体装置を実現できるよう にする。

【解決手段】 シリコン基板10上にゲート絶縁膜11を介してゲート電極12が形成されている。ゲート絶縁膜11は、シリコン含有ハフニウムオキサイド膜よりなる高誘電率膜11aと、高誘電率膜11aの下側に形成されており、ハフニウムを含むシリコン窒化酸化膜よりなる下部バリア膜11bとを有する。



【特許請求の範囲】

【請求項1】 基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とを備え、前記ゲート絶縁膜は、一の金属、酸素及びシリコンを含む高誘電率膜と、前記高誘電率膜の下側に形成されており、前記一の金属、酸素、シリコン及び窒素を含む下部バリア膜とを有することを特徴とする半導体装置。

【請求項2】 前記ゲート絶縁膜は、前記高誘電率膜の 上側に形成された上部バリア膜を有し、

前記上部バリア膜は、前記一の金属、酸素及び窒素を含むことを特徴とする請求項1に記載の半導体装置。

【請求項3】 前記一の金属、酸素及びシリコンをそれぞれM、O及びSiとして前記高誘電率膜の組成を M_x Si,O(但しx>0且つy>0)と表記したときに、 $0.23 \le y/(x+y) \le 0.90$ であることを特徴とする請求項1に記載の半導体装置。

【請求項4】 前記一の金属、酸素及びシリコンをそれぞれM、O及びSiとして前記高誘電率膜の組成をM、Si、O(但しx>0且つy>0)と表記したときに、0.23 $\leq y/(x+y)\leq 0$.30であることを特徴とする請求項1に記載の半導体装置。

【請求項5】 前記一の金属はハフニウム又はジルコニウムであり、

前記一の金属、酸素、シリコン及び窒素をそれぞれM、O、S i 及びNとして前記下部バリア膜の組成を M_x S i $_y$ O N(但しx > O 且つy > O)と表記したときに、x / $(x+y) \ge O$.10であることを特徴とする請求項1に記載の半導体装置。

【請求項6】 前記ゲート電極はメタルゲート電極であることを特徴とする請求項1に記載の半導体装置。

【請求項7】 基板上に、一の金属、酸素及び所定の物質を含む高誘電率膜を形成する工程と、

前記高誘電率膜に対して熱処理を行なうことにより、前記基板側からシリコンを前記高誘電率膜中に拡散させて シリコン含有高誘電率膜を形成する工程と、

前記シリコン含有高誘電率膜の上にゲート電極となる導 電膜を形成する工程とを備えていることを特徴とする半 導体装置の製造方法。

【請求項8】 前記所定の物質は水素であることを特徴とする請求項7に記載の半導体装置の製造方法。

【請求項9】 前記高誘電率膜を形成する工程よりも前に、前記基板上に、シリコン、窒素及び前記所定の物質を含む絶縁膜を形成する工程を備え、

前記高誘電率膜に対して熱処理を行なう工程は、前記絶 縁膜に含まれるシリコンを前記高誘電率膜中に拡散させ る工程と、前記高誘電率膜に含まれる前記一の金属を前 記絶縁膜中に拡散させることにより下部バリア膜を形成 する工程とを含むことを特徴とする請求項7に記載の半 導体装置の製造方法。

【請求項10】 前記高誘電率膜を形成する工程は、前

記一の金属と前記所定の物質とを含むソースプリカーサを用いたCVD法により前記高誘電率膜を形成する工程を含むことを特徴とする請求項7に記載の半導体装置の製造方法。

【請求項11】 前記高誘電率膜を形成する工程は、前記一の金属を含むソースプリカーサと、前記所定の物質を含むソースガスとを用いたCVD法により前記高誘電率膜を形成する工程を含むことを特徴とする請求項7に記載の半導体装置の製造方法。

【請求項12】 前記高誘電率膜を形成する工程は、前記所定の物質を含む雰囲気中で前記一の金属を含むターゲットを用いたPVD法により前記高誘電率膜を形成する工程を含むことを特徴とする請求項7に記載の半導体装置の製造方法。

【請求項13】 基板上に、一の金属、酸素及び水素を含む高誘電率膜を形成する工程と、

前記高誘電率膜に対して熱処理を行なうことにより、前記基板側からシリコンを前記高誘電率膜中に拡散させて シリコン含有高誘電率膜を形成する工程と、

前記シリコン含有高誘電率膜の上にゲート電極となる導 電膜を形成する工程とを備えていることを特徴とする半 導体装置の製造方法。

【請求項14】 前記高誘電率膜を形成する工程よりも前に、前記基板上に、シリコン、窒素及び水素を含む絶縁膜を形成する工程を備え、

前記高誘電率膜に対して熱処理を行なう工程は、前記絶 緑膜に含まれるシリコンを前記高誘電率膜中に拡散させ る工程と、前記高誘電率膜に含まれる前記一の金属を前 記絶緑膜中に拡散させることにより下部バリア膜を形成 する工程とを含むことを特徴とする請求項13に記載の 半導体装置の製造方法。

【請求項15】 前記高誘電率膜を形成する工程は、前記一の金属と水素とを含むソースプリカーサを用いたC VD法により前記高誘電率膜を形成する工程を含むことを特徴とする請求項13に記載の半導体装置の製造方法。

【請求項16】 前記高誘電率膜を形成する工程は、前記一の金属を含むソースプリカーサと、水素を含むソースガスとを用いたCVD法により前記高誘電率膜を形成する工程を含むことを特徴とする請求項13に記載の半導体装置の製造方法。

【請求項17】 前記高誘電率膜を形成する工程は、水 素を含む雰囲気中で前記一の金属を含むターゲットを用 いたPVD法により前記高誘電率膜を形成する工程を含 むことを特徴とする請求項13に記載の半導体装置の製 造方法。

【請求項18】 前記一の金属はハフニウム又はジルコニウムであることを特徴とする請求項7又は13に記載の半導体装置の製造方法。

【請求項19】 前記高誘電率膜に対して熱処理を行な

う工程と前記導電膜を形成する工程との間に、前記シリコン含有高誘電率膜の表面を窒化することにより上部バリア膜を形成する工程を備えていることを特徴とする請求項7又は13に記載の半導体装置の製造方法。

【請求項20】 前記高誘電率膜を形成する工程と前記高誘電率膜に対して熱処理を行なう工程との間に、前記高誘電率膜の表面を窒化することにより上部バリア膜を形成する工程を備えていることを特徴とする請求項7又は13に記載の半導体装置の製造方法。

【請求項21】 前記高誘電率膜に対して熱処理を行なう工程における熱処理温度は600℃以上且つ850℃以下であることを特徴とする請求項7又は13に記載の半導体装置の製造方法。

【請求項22】 前記一の金属、酸素及びシリコンをそれぞれM、O及びSiとして前記シリコン含有高誘電率膜の組成をM、Si、O(但しx>0且つy>0)と表記すると共に製造プロセスでの最高温度をT[$^{\circ}$]と表記したときに、

T≤6.69·y/(x+y)+749.4であることを特徴とする請求項7又は13に記載の半導体装置の製造方法。

【請求項23】 前記ゲート電極はシリコンを含む材料よりなり、

y/(x+y)≦0.30であることを特徴とする請求 項22に記載の半導体装置の製造方法。

【請求項24】 前記ゲート電極はメタルゲート電極であり、

前記導電膜を形成する工程よりも後に、前記基板に対して熱処理を行なう工程を備えていることを特徴とする請求項7又は13に記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置及びその製造方法に関し、特にゲート絶縁膜に用いられる高誘電率膜に関するものである。

[0002]

【従来の技術】近年の半導体装置における高集積化及び高速化に対する技術進展に伴い、MOSFETの微細化が進められている。微細化に伴いゲート絶縁膜の薄膜化を進めると、トンネル電流によるゲートリーク電流の増大等の問題が顕在化してくる。この問題を抑制するために、ハフニウムオキサイド(HfO2)やジルコニウムオキサイド(ZrO2)等の高誘電率材料を用いたゲート絶縁膜(以下、high-kゲート絶縁膜と称する)により、薄いSiO2換算膜厚(以下、EOTと称する)を実現しながら物理的膜厚を厚くするという手法が研究されている。

【0003】例えば特開2000-58832号公報に記載されている従来のhigh-kゲート絶縁膜の形成方法は次の通りである。まず、シリコン基板上にSiO2層等の酸化物層

を形成した後、該酸化物層の上にスパッタ法又はプラズマCVD法等により、ジルコニウム又はハフニウムよりなる金属膜を蒸着する。その後、該金属膜に対して、例えばNO等のガスを用いた酸窒化処理を行なって、オキシ窒化ジルコニウム(ZrO,N,)又はオキシ窒化ハフニウム(HfO,N,)よりなるhigh-kゲート絶縁膜を形成する。

[0004]

【発明が解決しようとする課題】しかしながら、従来のhigh-kゲート絶縁膜においては、製造プロセス中の高温処理による熱履歴が加わった場合に、ゲート絶縁膜を構成する高誘電率材料が結晶化してしまい、その結果として生じた結晶粒界又は欠陥準位を介した電気伝導によってリーク電流増加が発生するという問題が生じる。すなわち、従来のhigh-kゲート絶縁膜の熱的安定性は不十分であった。

【0005】前記に鑑み、本発明は、高い比誘電率が確保されており且つ熱的に安定なゲート絶縁膜を用いた半導体装置を実現できるようにすることを目的とする。

[0006]

【課題を解決するための手段】前記の目的を達成するために、本発明に係る半導体装置は、基板上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極とを備え、ゲート絶縁膜は、一の金属、酸素及びシリコンを含む高誘電率膜と、高誘電率膜の下側に形成されており、一の金属、酸素、シリコン及び窒素を含む下部バリア膜とを有する。

【0007】本発明の半導体装置によると、ゲート絶縁膜を構成する高誘電率膜がシリコンを含むため、製造プロセス中の高温処理(例えば900℃程度の不純物活性化熱処理)によって高誘電率膜が結晶化することを防止できる。このため、完成後の半導体装置において、高誘電率膜の大部分がアモルファス状態に保たれるので、high-kゲート絶縁膜にリーク電流が生じることを抑制できる。従って、high-kゲート絶縁膜の熱的安定性が向上するため、耐熱性の優れた半導体装置を実現できると共に、半導体装置の製造におけるプロセスマージンを大きくすることができる。

【0008】また、本発明の半導体装置によると、ゲート絶縁膜における高誘電率膜の下側に下部バリア膜が存在するため、高誘電率膜と基板とが反応することを防止できる。また、下部バリア膜に、高誘電率膜と同じ金属が含まれているため、下部バリア膜の比誘電率を高くでき、それによってゲート絶縁膜全体の比誘電率を高くすることができる。

【0009】本発明の半導体装置において、ゲート絶縁 膜は、高誘電率膜の上側に形成された上部バリア膜を有 し、該上部バリア膜は、一の金属、酸素及び窒素を含む ことが好ましい。

【0010】このようにすると、ゲート電極材料と、高

誘電率膜材料とが互いに拡散することを防止できる。また、上部バリア膜に、高誘電率膜と同じ金属が含まれているため、上部バリア膜の比誘電率を高くでき、それによってゲート絶縁膜全体の比誘電率を高くすることができる。

【0011】本発明の半導体装置において、一の金属、酸素及びシリコンをそれぞれM、O及びSiとして高誘電率膜の組成を M_x Si_yO(但しx>0且つy>0)と表記したときに、0.23 $\leq y/(x+y)\leq 0$.90であることが好ましい。

【0012】このようにすると、high-kゲート絶縁膜の 比誘電率を十分保ちながら、900℃程度の熱処理に対 してもhigh-kゲート絶縁膜の熱的安定性を確実に保つこ とができる。

【0013】本発明の半導体装置において、一の金属、酸素及びシリコンをそれぞれM、O及びSiとして高誘電率膜の組成を M_x SiyO(但しx>0且つy>0)と表記したときに、0.23 $\leq y/(x+y)\leq 0$.30であることが好ましい。

【0014】このようにすると、high-kゲート絶縁膜の信頼性寿命を十分保ちながら、900℃程度の熱処理に対してもhigh-kゲート絶縁膜の熱的安定性を確実に保つことができる。

【0015】本発明の半導体装置において、一の金属はハフニウム又はジルコニウムであり、一の金属、酸素、シリコン及び窒素をそれぞれM、O、Si 及びNとして下部バリア膜の組成をM, Si, ON(但しx>0且つy>0)と表記したときに、 $x/(x+y) \ge 0$. 1 Oであることが好ましい。

【0016】このようにすると、下部バリア膜の比誘電率を確実に高くすることができる。

【0017】本発明の半導体装置において、ゲート電極はメタルゲート電極であってもよい。

【0018】本発明に係る第1の半導体装置の製造方法は、基板上に、一の金属、酸素及び所定の物質を含む高誘電率膜を形成する工程と、高誘電率膜に対して熱処理を行なうことにより、基板側からシリコンを高誘電率膜中に拡散させてシリコン含有高誘電率膜を形成する工程と、シリコン含有高誘電率膜の上にゲート電極となる導電膜を形成する工程とを備えている。

【0019】第1の半導体装置の製造方法によると、所定の物質を含む高誘電率膜に対して熱処理を行なうことによって、高誘電率膜から所定の物質を脱離させることができ、それにより形成された空孔を介してシリコンを高誘電率膜中に拡散させてシリコン含有高誘電率膜を形成できる。このため、高誘電率膜中にシリコンを効率的に含ませることができると共に、最終的に空孔が消失してシリコン含有高誘電率膜の緻密化が進む。ここで、シリコン含有高誘電率膜は製造プロセス中の高温処理によって結晶化しにくいため、シリコン含有高誘電率膜の大

部分が装置完成後においてもアモルファス状態に保たれる。その結果、シリコン含有高誘電率膜を有するゲート 絶縁膜、つまりhigh-kゲート絶縁膜にリーク電流が生じることを抑制できる。従って、high-kゲート絶縁膜の熱 的安定性が向上するため、耐熱性の優れた半導体装置を 実現できると共に半導体装置の製造におけるプロセスマ ージンを大きくすることができる。

【0020】第1の半導体装置の製造方法において、所定の物質は水素であることが好ましい。

【0021】このようにすると、高誘電率膜中にシリコンを確実に拡散させることができる。

【0022】第1の半導体装置の製造方法において、高誘電率膜を形成する工程よりも前に、基板上に、シリコン、窒素及び所定の物質を含む絶縁膜を形成する工程を備え、高誘電率膜に対して熱処理を行なう工程は、絶縁膜に含まれるシリコンを高誘電率膜中に拡散させる工程と、高誘電率膜に含まれる一の金属を絶縁膜中に拡散させることにより下部バリア膜を形成する工程とを含むことが好ましい。

【0023】このようにすると、高誘電率膜中にシリコンを確実に含ませることができる。また、高誘電率膜又はシリコン含有高誘電率膜と基板とが反応することを防止できる。また、下部バリア膜に、シリコン含有高誘電率膜と同じ金属を含ませることができるため、下部バリア膜の比誘電率を高くでき、それによってゲート絶縁膜全体の比誘電率を高くすることができる。

【0024】第1の半導体装置の製造方法において、高誘電率膜を形成する工程は、一の金属と所定の物質とを含むソースプリカーサを用いたCVD法により高誘電率膜を形成する工程を含むことが好ましい。

【0025】このようにすると、所定の物質を含む高誘電率膜を確実に形成することができる。

【0026】第1の半導体装置の製造方法において、高 誘電率膜を形成する工程は、一の金属を含むソースプリ カーサと、所定の物質を含むソースガスとを用いたCV D法により高誘電率膜を形成する工程を含むことが好ま しい。

【0027】このようにすると、所定の物質を含む高誘電率膜を確実に形成することができる。

【0028】第1の半導体装置の製造方法において、高 誘電率膜を形成する工程は、所定の物質を含む雰囲気中 で一の金属を含むターゲットを用いたPVD法により高 誘電率膜を形成する工程を含むことが好ましい。

【0029】このようにすると、所定の物質を含む高誘電率膜を確実に形成することができる。

【0030】本発明に係る第2の半導体装置の製造方法は、基板上に、一の金属、酸素及び水素を含む高誘電率膜を形成する工程と、高誘電率膜に対して熱処理を行なうことにより、基板側からシリコンを高誘電率膜中に拡散させてシリコン含有高誘電率膜を形成する工程と、シ

リコン含有高誘電率膜の上にゲート電極となる導電膜を 形成する工程とを備えている。

【0031】第2の半導体装置の製造方法によると、水 素を含む高誘電率膜に対して熱処理を行なうことによっ て、高誘電率膜から水素を脱離させることができ、それ により形成された空孔を介してシリコンを高誘電率膜中 に拡散させてシリコン含有高誘電率膜を形成できる。こ のため、高誘電率膜中にシリコンを効率的に含ませるこ とができると共に、最終的に空孔が消失してシリコン含 有高誘電率膜の緻密化が進む。ここで、シリコン含有高 誘電率膜は製造プロセス中の高温処理によって結晶化し にくいため、シリコン含有高誘電率膜の大部分が装置完 成後においてもアモルファス状態に保たれる。その結 果、シリコン含有高誘電率膜を有するゲート絶縁膜、つ まりhigh-kゲート絶縁膜にリーク電流が生じることを抑 制できる。従って、high-kゲート絶縁膜の熱的安定性が 向上するため、耐熱性の優れた半導体装置を実現できる と共に半導体装置の製造におけるプロセスマージンを大 きくすることができる。

【0032】第2の半導体装置の製造方法において、高誘電率膜を形成する工程よりも前に、基板上に、シリコン、窒素及び水素を含む絶縁膜を形成する工程を備え、高誘電率膜に対して熱処理を行なう工程は、絶縁膜に含まれるシリコンを高誘電率膜中に拡散させる工程と、高誘電率膜に含まれる一の金属を絶縁膜中に拡散させることにより下部バリア膜を形成する工程とを含むことが好ましい。

【0033】このようにすると、高誘電率膜中にシリコンを確実に含ませることができる。また、高誘電率膜又はシリコン含有高誘電率膜と基板とが反応することを防止できる。また、下部バリア膜に、シリコン含有高誘電率膜と同じ金属を含ませることができるため、下部バリア膜の比誘電率を高くでき、それによってゲート絶縁膜全体の比誘電率を高くすることができる。

【0034】第2の半導体装置の製造方法において、高 誘電率膜を形成する工程は、一の金属と水素とを含むソ ースプリカーサを用いたCVD法により高誘電率膜を形 成する工程を含むことが好ましい。

【0035】このようにすると、水素を含む高誘電率膜を確実に形成することができる。

【0036】第2の半導体装置の製造方法において、高誘電率膜を形成する工程は、一の金属を含むソースプリカーサと、水素を含むソースガスとを用いたCVD法により高誘電率膜を形成する工程を含むことが好ましい。 【0037】このようにすると、水素を含む高誘電率膜を確実に形成することができる。

【0038】第2の半導体装置の製造方法において、高 誘電率膜を形成する工程は、水素を含む雰囲気中で一の 金属を含むターゲットを用いたPVD法により高誘電率 膜を形成する工程を含むことが好ましい。 【0039】このようにすると、水素を含む高誘電率膜を確実に形成することができる。

【0040】第1又は第2の半導体装置の製造方法において、一の金属はハフニウム又はジルコニウムであることが好ましい。

【0041】このようにすると、シリコン含有高誘電率 膜の比誘電率を確実に高くすることができる。

【0042】第1又は第2の半導体装置の製造方法において、高誘電率膜に対して熱処理を行なう工程と導電膜を形成する工程との間に、シリコン含有高誘電率膜の表面を窒化することにより上部バリア膜を形成する工程を備えていることが好ましい。

【0043】このようにすると、ゲート電極材料と高誘電率膜材料とが互いに拡散することを防止できる。また、上部バリア膜に、高誘電率膜と同じ金属を含ませることができるため、上部バリア膜の比誘電率を高くでき、それによってゲート絶縁膜全体の比誘電率を高くすることができる。

【0044】第1又は第2の半導体装置の製造方法において、高誘電率膜を形成する工程と高誘電率膜に対して熱処理を行なう工程との間に、高誘電率膜の表面を窒化することにより上部バリア膜を形成する工程を備えていることが好ましい。

【0045】このようにすると、ゲート電極材料と高誘電率膜材料とが互いに拡散することを防止できる。また、上部バリア膜に、高誘電率膜と同じ金属を含ませることができるため、上部バリア膜の比誘電率を高くでき、それによってゲート絶縁膜全体の比誘電率を高くすることができる。

【0046】第1又は第2の半導体装置の製造方法において、高誘電率膜に対して熱処理を行なう工程における熱処理温度は600℃以上且つ850℃以下であることが好ましい。

【0047】このようにすると、高誘電率膜から所定の物質又は水素を確実に脱離させることができ、それによって高誘電率膜中にシリコンを確実に拡散させることができる。

【0048】第1又は第2の半導体装置の製造方法において、一の金属、酸素及びシリコンをそれぞれM、O及びSiとしてシリコン含有高誘電率膜の組成を M_x SiyO(但しx>0且つy>0)と表記すると共に製造プロセスでの最高温度をT[\mathbb{C}]と表記したときに、 $T \le 6.69 \cdot y/(x+y) + 749.4$ であることが好ましい。

【0049】このようにすると、シリコン含有高誘電率膜を有するhigh-kゲート絶縁膜の熱的安定性を確実に保つことができる。

【0050】この場合、ゲート電極はシリコンを含む材料よりなり、 $y/(x+y) \le 0.30$ であることが好ましい。

【0051】このようにすると、シリコン含有高誘電率 膜を有するhigh-kゲート絶縁膜の信頼性寿命を十分に保 つことができる。

【0052】第1又は第2の半導体装置の製造方法において、ゲート電極はメタルゲート電極であり、導電膜を形成する工程よりも後に、基板に対して熱処理を行なう工程を備えていることが好ましい。

【0053】このようにすると、シリコン含有高誘電率 膜を有するhigh-kゲート絶縁膜中の欠陥をより一層低減 できる。

[0054]

【発明の実施の形態】(第1の実施形態)以下、本発明の第1の実施形態に係る半導体装置、具体的にはMIS FETについて、図面を参照しながら説明する。

【0055】図1は、第1の実施形態に係る半導体装置の断面構成を示している。

【0056】図1に示すように、シリコン基板10上にゲート絶縁膜11を介してゲート電極12が形成されている。また、シリコン基板10におけるゲート電極12の両側には、ソース領域又はドレイン領域となる不純物拡散層13が形成されている。ゲート絶縁膜11は、絶縁性金属酸化物よりなる高誘電率膜11aと、高誘電率膜11aの下側に形成された下部バリア膜11bと、高誘電率膜11aの上側に形成された上部バリア膜11cとを有している。

【0057】具体的には、高誘電率膜11aは、高い比誘電率を持つハフニウムオキサイド(HfO_2)にシリコンが含まれた物質、つまりシリコン含有ハフニウムオキサイド(Hf_x Si, O_2 (但しx>y>0))から構成されている。また、シリコン基板10と高誘電率膜11aとの反応を防止する下部バリア膜11bは、例えばハフニウムを含むシリコン窒化酸化膜よりなる。また、高誘電率膜11aとゲート電極12との反応を防止する上部バリア膜11cは、例えば窒素を含むシリコン含有ハフニウムオキサイド膜よりなる。すなわち、下部バリア膜11b及び上部バリア膜11cは高誘電率バリア膜17cは高誘電率バリア膜 である。さらに、ゲート電極12は、例えばリンがドープされたポリシリコン膜よりなる。

【0058】尚、高誘電率膜11aが窒素を含んでいてもよい。また、ゲート絶縁膜11の物理的膜厚が4nm程度の場合、高誘電率膜11aの物理的膜厚は2nm程度であり、下部バリア膜11bの物理的膜厚は1nm弱であり、上部バリア膜11cの物理的膜厚は1nm強である。また、高誘電率膜11a、下部バリア膜11b及び上部バリア膜11cはいずれもアモルファス状態である。

【0059】本実施形態において、高誘電率膜11aとなる HfO_2 膜にシリコンを含ませた理由は、高誘電率膜11aの熱的安定性を保つためである。言い換えれば、シリコンを含む高誘電率膜11aは、高温の熱処理

が加わった場合にも結晶化しにくいので(或いは部分的にしか結晶化せずアモルファス状態のまま維持されるので)、結晶粒界又は欠陥準位に起因したリーク電流増加を抑制できるからである。以下、図面を参照しながら具体的に説明する。

【0060】図2は、HfO2に添加するシリコン(Si)量と、HfO2の結晶化温度及び熱的安定性保証温度との関係を示している。ここで、結晶化温度とはアモルファス状態から結晶状態へ変化し始める温度である。すなわち、結晶化温度を境にして状態変化が始まるので、結晶化温度を超えても直ちに物体(HfO2)全体が結晶化されるわけではない。

【0061】図2において、横軸は、単位体積のHfO2に含まれるSi原子の数(以下、Si濃度とする)と単位体積のHfO2に含まれるHf原子の数(以下、Hf濃度とする)との和に対するSi濃度の比 X_1 (%表示)を示している。すなわち、横軸左端(X_1 =(Si濃度/(Si濃度+Hf濃度))×100=0%)はSi流度/(Si濃度+Hf濃度))×100=100%)はHfが全く含まれないSiO2を表す。また、縦軸は温度を示している。

【0062】図2に示すように、比 X_1 の増加に従って、Oまり添加S i 量の増加に従って、O が結晶 化温度及び熱的安定性保証温度は上昇する。すなわち、O がいまりはいることによって、O がいまりはいることによって、O がいまりはいる。これは、O がいまりはいる。これは、O がいまりはいる。これは、O がはやすことにより、O は含有O がいまりは、O がいまりはいる。これは、O がいまりはいる。これは、O がいまりはいる。これは、O がいまりはいる。これは、O がいまりはいる。これは、O がいまりはいる。これは、O がいまりはいる。これは、O がいまりはいる。これは、O がいまりはいる。これは、O がいまります。これはいる。

【0063】ここで、熱的安定性保証温度とは、HfO 2 よりなる絶縁膜を有するMOSキャパシタ構造に対し てRTP (rapid thermal process)装置により1at mのN₂ ガス中で30秒間のアニール処理を行なう場合 において絶縁膜に急激なリーク電流の増大が生じ始める アニール温度である。従って、熱的安定性保証温度より も下の温度では、Si含有HfO2膜を用いたMOSキ ャパシタ構造におけるリーク電流及び容量は理想的な値 を示す。その一方、熱的安定性保証温度よりも上の温度 では、Si含有HfO2 膜における局所的な欠陥の急増 に起因してMOSキャパシタのリーク電流が急激に3桁 程度も増加する。このとき、C-V (Capacitance-Volt age) 測定においてAccumulation (蓄積) 状態での容量 が発散してしまう結果、MOSキャパシタの容量測定は 不可能となる。すなわち、熱的安定性保証温度よりも上 の温度では、Si含有HfO2 膜用いたMOSキャパシ 夕構造は、キャパシタとしての役目を果たさなくなる。 【0064】また、比X₁を70%以上にすると、Si 含有HfO2 膜のほぼ全体を高温下でもアモルファス状

態に保てるので、1200℃の高温プロセスが加わった場合にもリーク電流を抑制できる。また、比X」が少なくとも23%以上あれば、Si含有HfO2膜が結晶化したときに生じる結晶は微結晶状態であって、膜全体としてはアモルファス状態が支配的であるため、900℃の高温プロセスが加わった場合にもリーク電流を抑制できる。ここで、対象材料の大部分がアモルファス状態である場合、或いは、熱的安定性つまり耐熱性にほとんど影響しない程度の多少の微結晶が対象材料中に含まれている場合も、アモルファス状態とみなしている。

【0065】また、図2に示すように、Si濃度/(S i 濃度+Hf 濃度) ×100をX₁[%]と表記すると共 に熱的安定性保証温度(具体的にはポリシリコン電極を 使用した場合)をT[℃]と表記した場合、半導体装置の 製造プロセスで使用できるプロセス温度の範囲と、Si 含有HfO2 膜におけるSi濃度の範囲とを示す直線T =6.69·X1 +749.4が定義できる。言い換え ると、プロセス温度及びSi 濃度は $T=6.69 \cdot X_1$ +749.4よりも下側の範囲であることが必要であ る。具体的には、X₁ の値つまりSi含有HfO₂ の組 成が決まっている場合、プロセス温度は、X1の所定値 と対応する熱的安定性保証温度T以下の温度範囲でなけ ればならない。逆に、プロセスの最高温度が決まってい る場合、該最高温度を熱的安定性保証温度Tとしたとき OX_1 の値よりも大きな X_1 を有するようにSiが添加 されたHfO₂ 膜つまりHfシリケート膜を選択しなけ ればならない。図1に示す本実施形態の半導体装置の構 造の場合、前述のようにSi濃度を決定する対象は、例 えばゲート絶縁膜11全体であってもよいし、ゲート電 極12との接触を考慮してゲート絶縁膜11におけるゲ ート電極12との界面から下側2nm程度の範囲であっ てもよい。

【0066】図3は、図2に示す関係(実験結果)に基づき色々なプロセス最高温度に対応して求められた、熱的安定性を保持できるHfシリケートの組成(X₁)の許容範囲を示している。図3に示すように、例えば、プロセス最高温度が900℃程度である場合(例えば電極材料にポリシリコンを使用したプロセスの場合)、欠陥等に起因する急激なリーク電流増加の発生を防止して熱的安定性を保つためには、X₁は23%以上でなければならない。

【0067】図4は、 HfO_2 膜に添加するSi量と、 HfO_2 膜の比誘電率との関係を示している。図4において、上の横軸はSi量の目安となる、前述の X_1 = (Si 濃度/(Si 濃度+Hf 濃度)) $\times 100$ を示している。また、下の横軸はHf量の目安となる X_2 = (Hf 濃度/(Si 濃度+Hf 濃度)) $\times 100$ を示している。また、縦軸は HfO_2 膜の比誘電率を示している。また、口は比誘電率の実測値を示している。

は、 X_1 が0%のとき(つまりSiを全く含まないHfO2 膜のとき)が最高で約24である。また、HfO2 膜中のSi量が増えるに従って比誘電率は減少するが、 X_1 が30%から90%までの間は比誘電率は約11程度のほぼ一定の値を維持する。さらに、HfO2 膜中のSi量が増えて X_1 が90%を越えると、比誘電率は再び徐々に減少し始め、 X_1 が100%のとき(つまりHfを全く含まないSiO2 膜のとき)、比誘電率は約3.9となる。従って、 X_1 を90%以下にすることにより、言い換えると、 X_2 を10%以上にすることにより、相対的に高く且つ安定した比誘電率を有するHfシリケート膜を実現できる。

【0070】尚、 $X_1 = (Si 濃度/(Si 濃度+Hf 濃度)) × 100は、高誘電率膜 <math>11a$ の組成をHf、 Si_yO (但Ux>0且つy>0)と表記したときの(y/(x+y)) × 100と同意である。同様に、 $X_2 = (Hf 濃度/(Si 濃度+Hf 濃度)) × 100$ は、(x/(x+y)) × 100と同意である。また、 X_1 及び X_2 はSi 濃度とHf 濃度との関係を表すものであるので、対象となるHf シリケートが、窒化Hf シリケートとしてNを含んでいる場合、或いは、C1、F 及びH等の他の元素を含んでいる場合にも、 X_1 及び X_2 を用いた以上の説明は有効である。

【0071】図5は、 HfO_2 膜に添加するSi量と、 HfO_2 膜の信頼性寿命(絶縁破壊に至るまでの時間)との関係を示している。図5において、上の横軸はSi量の目安となる、前述の $X_1=(Si$ 濃度/(Si濃度+Hf濃度)) $\times 100$ を示している。また、下の横軸はHf量の目安となる $X_2=(Hf$ 濃度/(Si濃度+Hf濃度)) $\times 100$ を示している。また、縦軸はHfO₂ 膜の信頼性寿命を示している。また、 \square は HfO_2 膜の信頼性寿命の実測値を示している。

【0072】具体的には、組成の異なるHfシリケート膜を有するMOSキャパシタの色々なサンプルを用意して、TDDB(Time Dependent Dielectric Breakdown measurement)試験を行なうことにより、不良率100 Ppm、絶縁膜面積(MOS 面積)Ppm、絶縁膜面積(MOS 面積)Ppm の元 にPpm の元 にPppm の元 に Pppm の元 に Ppp

成は、Hfを含まないSiO₂からSiを含まないHfO₂までの範囲で変化する。また、各サンプルはP型基板上に形成されており、基板側をOVとしてマイナスの一定ストレス電圧が電極に印加される。

【0073】より詳細には、TDDB試験に用いられる各サンプルの絶縁膜面積は 3×10^{-7} c m^2 から 5×1 0^{-5} c m^2 までの範囲であり、絶縁膜面積0.1 c m^2 での信頼性寿命を求める場合には、絶縁膜中の欠陥がポアソン分布しているという仮定に基づく次式

絶縁膜面積1の信頼性寿命=絶縁膜面積2の信頼性寿命 ×(絶縁膜面積2/絶縁膜面積1)^(1/β)

(但しβはワイブル傾き)を使用した。また、TDDB 試験時の温度は室温から100℃までの範囲であり、温度100℃での信頼性寿命を求める場合には、温度変化に対して予め求められた信頼性寿命の活性化エネルギーを使用した。また、不良率100ppmでの信頼性寿命を求める場合には、TDDB試験により得られたワイブルプロットに基づきワイブル傾きβを求めた後、真性絶縁破壊の近似直線を延長した。さらに、TDDB試験では絶対値で1Vよりも大きなV。を用いる一方、V。=ー1Vでの信頼性寿命を求める場合には、(V。(TDDB試験時)−Vfb)/Tph(但しVfbはフラットバンド電圧、Tphは絶縁膜全体の物理膜厚)の式から得られる、本当の電界Eox(real)と対応する信頼性寿命の実験データを直線近似により延長した。

【0074】前述の様な方法を用いて得られた図5に示す結果によると、 X_1 (上の横軸)を30%以下にすることにより、言い換えると、 X_2 を70%以上にすることにより、Hfシリケート膜の信頼性寿命は10年以上となる。尚、図5においては、本当の電界Eox(real)に対して、より低電圧側への信頼性寿命の推定を行なった結果を示したが、これに代えて、TDDB試験時の V_G 自体に対して、Xは(V_G (Y_G)の日期は時的 V_G)の次(自体に対して、Xは(V_G)の代電圧側への信頼性寿命の推定を行なった結果についてもほぼ同様の傾向を示した。

【0075】ところで、図2~図4に示す結果によると、熱的安定性と高い比誘電率とを重要視した場合、H fシリケート膜におけるX₁ = (Si濃度/(Si濃度+Hf濃度))×100は23%以上90%以下に設定されることが好ましかった。一方、図5に示す結果によると、X₁を30%以下にすることにより、信頼性寿命を確保することができる。すなわち、熱的安定性及び高い比誘電率に加えて信頼性を重要視した場合、X₁の好ましい範囲は23%以上30%以下になる。但し、リプレースメントゲートプロセス(ダミーゲートを用いることによりソース・ドレイン領域の形成後にゲート電極の形成を可能とするプロセス)等の、ゲート絶縁膜形成後に高温処理が必要ないプロセスの場合、具体的にはゲー

ト電極形成後に750℃以上の熱処理がないプロセスの場合、信頼性のみを重要視すればよいので、X₁の好ましい範囲は30%以下になる。

【0076】図6は、HfO2 膜に添加するSi量と、HfO2 膜の熱的安定性及び信頼性との関係を示している。

【0077】図6に示すように、Siを含むHfO2 膜 よりなるhigh-kゲート絶縁膜における構造(組成)又は プロセス温度の好ましい範囲は大きく3つに分けられ る。すなわち、熱的安定性のみを重要視する場合には、 好ましい範囲は $T=6.69 \cdot X_1 + 749.4$ よりも 下側の範囲である。このとき、900℃のプロセス最高 温度において比誘電率の大きさも確保するためには、X 」は23%以上90%以下に設定されなければならな い。また、リプレースメントゲート等を使用した、ゲー ト絶縁膜形成後に高温処理が必要ないプロセスの場合、 信頼性のみを重要視すれば良く、X1 は30%以下に設 定されればよい。さらに、従来のSiプロセスにおいて SiONに代えてhigh-k材料をゲート絶縁膜材料として 使用すると共にPolyーSi又はSiGe等をゲート 電極材料として使用する場合、つまり、比較的高温の不 純物活性化アニールがゲート絶縁膜形成後に行なわれる 場合、熱的安定性及び信頼性の両方を重要視する必要が あるため、 $T=6.69 \cdot X_1 + 749.4$ よりも下側 であり且つX」は30%以下である範囲が好ましい。こ のとき、プロセス最高温度が900℃であるとすると、 X₁ は23%以上30%以下に設定されなければならな い。尚、900℃は、ソース領域、ドレイン領域又は電 極に含まれる不純物の活性化アニールにおける典型的な 温度である。

【0078】以上に説明したように、第1の実施形態によると、ゲート絶縁膜11を構成する高誘電率膜11aがシリコンを含むHfO2膜であるため、製造プロセス中の高温処理によって高誘電率膜11aが結晶化することを防止できる。このため、完成後の半導体装置において、高誘電率膜11aの大部分がアモルファス状態に保たれるので、ゲート絶縁膜11つまりhigh-kゲート絶縁膜にリーク電流が生じることを抑制できる。従って、ゲート絶縁膜11の熱的安定性が向上するため、耐熱性の優れた半導体装置を実現できると共に、半導体装置の製造におけるプロセスマージンを大きくすることができる。

【0079】また、第1の実施形態によると、ゲート絶縁膜11における高誘電率膜11aの下側に、シリコン、窒素及び酸素を含む下部バリア膜11bが存在するため、高誘電率膜11aとシリコン基板10とが反応することを防止できる。ここで、下部バリア膜11bは、高誘電率膜11a中の酸素によってシリコン基板10が酸化されることを防止している。すなわち、シリコン基板10の表面に、SiO2膜と同程度の比誘電率を有す

る酸化層が界面層として形成されると、ゲート絶縁膜1 1全体としての比誘電率が極端に下がってしまうため、 下部バリア膜11bを設けている。

【0080】また、第1の実施形態によると、下部パリ ア膜11bに、高誘電率膜11aと同じ金属、具体的に はハフニウムが含まれているため、下部バリア膜11b の比誘電率を通常のシリコン窒化酸化膜と比べて高くで き、それによってゲート絶縁膜11全体の比誘電率を高 くすることができる。具体的には、図4に示すように、 下部パリア膜11bにおいてシリコンに対してハフニウ ムを10%以上導入する(つまりX2≥10%)ことに より、下部パリア膜11bの比誘電率を効果的に大きく することができる。それに対して、図4に示すように、 下部バリア膜11bにおけるシリコン含有量が大きくな りすぎると(具体的にはX₁ ≥90%であると)、比誘 電率が急激に低下する。すなわち、下部バリア膜11b におけるHf濃度をX2 = 0%から少しでも高くしてお くことは、ゲート絶縁膜11全体のEOTを低減するこ とに対して非常に効果的である。

【0081】また、第1の実施形態によると、ゲート絶縁膜11における高誘電率膜11aの上側に上部バリア膜11cが存在するため、ゲート電極12中の材料(本実施形態ではポリシリコン)と、高誘電率膜11a中の材料(例えばハフニウム)とが必要以上に混じり合うことを防止でき、それによってゲート絶縁膜11の比誘電率の低下を抑制できる。ここで、上部バリア膜11cが、高誘電率膜11aと同じハフニウムを含むことにより、上部バリア膜11cが、高誘電率膜11aと同じハフニウムを含むことにより、上部バリア膜11cの比誘電率を高くでき、それによってゲート絶縁膜11全体の比誘電率を高くすることができる。

【0082】尚、第1の実施形態において、高誘電率膜 11a (高誘電率膜11a自体に代えて高誘電率膜11 aと下部バリア膜11b及び/又は上部バリア膜11c とが組み合わされた積層構造でもよい)におけるX₁ = (Si 濃度/(Si 濃度+Hf 濃度))×100は23 %以上90%以下に設定されることが好ましい。このよ うにすると、高誘電率膜11aの比誘電率を高くできる と共に、900℃程度の熱処理に対しても高誘電率膜1 1 aの結晶化を抑制して欠陥等に起因したリーク電流増 加を防止できる。すなわち、ゲート絶縁膜11の比誘電 率を十分保ちながら、ゲート絶縁膜11の熱的安定性を 確実に保つことができる。このとき、高誘電率膜11a におけるX₁ は23%以上30%以下に設定されること がさらに好ましい。このようにすると、前述の効果に加 えて、高誘電率膜11aつまりゲート絶縁膜11の信頼 性寿命を十分保つことができる。また、リプレースメン トゲート等の使用によりプロセス最高温度がかなり低く なる場合、X₁を30%以下に設定するだけで、ゲート 絶縁膜11の比誘電率及び信頼性寿命を十分保ちなが

ら、ゲート絶縁膜11の熱的安定性も保つことができる。

【0083】また、第1の実施形態において、ゲート絶縁膜11を構成する高誘電率材料として HfO_2 を用いたが、これに代えて、 ZrO_2 、 TiO_2 、 Ta_2O_5 、 La_2O_3 、 CeO_2 、 $A1_2O_3$ 、ZdBST (バリウムストロンチウムチタニウムオキサイド)等を用いてもよい。或いは、 $Hf_xA1_yO_2$ (但しx>0且つy>0)等の3元系酸化物を用いてもよい。或いは、以上に述べたような金属酸化物にSi原子が含まれた金属シリケートを用いてもよい。

【0084】また、第1の実施形態において、下部バリア膜11b及び上部バリア膜11cを設けたが、ゲート電極12の材料等の選択によっては、下部バリア膜11b及び/又は上部バリア膜11cを設けなくてもよい。【0085】また、第1の実施形態において、ゲート電極12としてポリシリコン電極を用いたが、これに代えて、TiN膜とA1膜との積層膜(下層がTiN膜)、Ta膜、TiN膜又はTaN膜等の金属膜よりなる、いわゆるメタルゲート電極を用いてもよい。メタルゲート電極材料としてTiN膜又はTaN膜等の金属膜を用いる場合、該金属膜にSi又はGeを混ぜてもよい。

【0.086】(第2の実施形態)以下、本発明の第2の実施形態に係る半導体装置の製造方法、具体的にはMISFETの製造方法について、図面を参照しながら説明する。

【0087】図7(a)~(c)及び図8(a)~(c)は、第2の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。

【0088】まず、図7(a)に示すように、p型シリコン(100)基板20上に、素子分離絶縁膜(図示省略)を形成してデバイス形成領域を区画した後、シリコン基板20の表面に対して標準RCA洗浄及び希釈HF洗浄を行なう。その後、700℃程度の温度下で NH_3 ガスを用いて厚さ0. $7nm程度のシリコン窒化酸化膜(Si_3N_4膜)21Aをシリコン基板20上に形成する。このとき、<math>Si_3N_4$ 膜21A中には水素が十分に取りこまれる。尚、 Si_3N_4 膜21Aは最終的に下部バリア膜21(図7(c)参照)となる。

【0089】次に、図7(b)に示すように、ハフニウムを含むソースプリカーサを用いたCVD(chemical vapor deposition)法により、厚さ50nm程度のハフニウムオキサイド(HfO₂)膜22Aをシリコン基板20上に形成する。具体的には、液体HfソースであるHf-t-butoxide(C_{16} H $_{36}$ HfO₄)中に、キャリヤガスである窒素(N_2)ガスを通すことによって、Hf-t-butoxideを気化させる。そして、気化したHf-t-butoxideを含む N_2 ガスを、酸化剤である乾燥酸素(O_2)ガスと共に、シリコ

ン基板20(ウェハ)が載置されたチャンバー内へ供給しながら、500℃程度の温度下でRTCVD(rapid thermal CVD)処理を行なってHfO₂膜22Aを形成する。

【0090】このとき、 Si_3N_4 膜21Aは、酸化剤の O_2 ガスにより酸化されてSiON膜21Bとなる。 SiON膜21Bは、シリコン基板20と HfO_2 膜22Aの間の反応を防止するバリア性を有すると共に水素を十分に含んでいる。尚、本実施形態では、シリコン基板20上に Si_3N_4 膜21Aを形成した後、 HfO_2 膜 22Aの形成時に Si_3N_4 膜21Aを酸化してSiON 膜21Bを形成しているが、 Si_3N_4 膜21Aを形成することなく、 HfO_2 膜22Aの形成前にシリコン基板 20の表面を N_2 0ガスを用いて窒化することによりSiON 膜21Bを直接形成してもよい。

【0091】また、図7(b)に示す工程において、H fO_2 膜22A中には、Hfソース中に含まれる水素(H)が自然に取りこまれる。一方、Hfソース中に含まれる炭素(C)は、酸化剤の O_2 ガスにより酸化されてCO又はCO $_2$ となってチャンバー内から排気される。また、チャンバー内には、Hfソースを構成する元素であるHf、O、C、Hに加えて N_2 ガスも存在するが、500℃程度の温度下では N_2 ガスは非常に不活性であるため、 N_2 ガスの寄与は無視できる。

【0092】SIMS法(2次イオン質量分析法)により HfO_2 膜22Aを分析したところ、 HfO_2 膜22Aを構成する主要な元素はHf及びOであった。また、 HfO_2 膜22Aには $3\times10^{19}\sim4\times10^{20}$ [atoms/c m^3] 程度のCと、 $5\times10^{20}\sim4\times10^{21}$ [atoms/c m^3] 程度のHとが含有されていた。

【0093】次に、HfO2 膜22Aに対して熱処理 (以下、PDA (post deposition anneal))を行な う。PDAは、例えば、窒素雰囲気中において700℃ 程度で30秒間行なう。ここで、PDAを行なうことに よって、SiON膜21BとHfO₂膜22Aとの積層 構造に生じる変化を図9(a)~(d)を参照しながら 詳しく説明する。前述のように、PDAの実施前におい ては、図9(a)に示すように、SiON膜21B及び HfO₂ 膜22Aはそれぞれ水素を含んでいる。ここ で、PDAを実施すると、図9(b)に示すように、S iON膜21B及びHfO2膜22Aのそれぞれから水 素が水素ガスとして効果的に脱離する結果、図9(c) に示すように、SiON膜21B及びHfO2膜22A のそれぞれの内部に空孔(図中の白丸)を形成できる。 そして、図9(d)に示すように、これらの空孔を介し てシリコン基板20又はSiON膜21Bに含まれるシ リコンがHfO₂ 膜22A中に拡散すると共に、HfO 。膜22Aに含まれるHfがSiON膜21B中に拡散 する。その結果、図7(c)に示すように、熱的安定性 の高いシリコン含有HfO2 膜22が形成されると共

に、比誘電率の高いH f 含有 S i O N 膜よりなる下部バリア膜21が形成される。ここで、シリコン含有 H f O 膜22は、H f O 膜22Aがシリコンの拡散により緻密化されることによって形成されている。また、下部バリア膜21の具体的な組成は第1の実施形態の下部バリア膜11bと同様である。

【0094】すなわち、PDAに伴うHfO2 膜22A 及びSiON膜21Bからの水素脱離によって形成され る空孔は、HfとSiとの相互拡散を促進する効果を持 つ。このとき、PDAの温度を700℃程度に設定する ことは、水素脱離を顕著にして空孔形成を容易にすると いう効果、及び、Hf又はSiの拡散を容易にするとい う効果、つまり二重の効果をもたらす。その結果、1回 のPDAを行なうだけで、HfO2 膜22AにSiを取 り込んで熱的安定性の高いシリコン含有HfO。膜22 を形成できると共にSiON膜21BにHfを取り込ん で比誘電率の高い下部バリア膜21(Hf含有SiON 膜)を形成できる。従って、シリコン含有HfO2膜2 2及び下部バリア膜21を含むゲート絶縁膜25 (図8 (c)参照)全体としての熱的安定性も改善できると共 に、ゲート絶縁膜25全体としての比誘電率も結果的に 増大させることができる。

【0095】次に、シリコン含有 HfO_2 膜 22の表面を軽く窒化することによって、図8(a) に示すように、比誘電率の高い厚さ 20 n m程度の上部バリア膜 2 3を形成する。すなわち、上部バリア膜 2 3は、窒素を含むシリコン含有 HfO_2 膜よりなる。尚、上部バリア膜 2 3の具体的な組成は第1の実施形態の上部バリア膜 1 1 c と同様である。

【0096】次に、図8(b)に示すように、上部バリ ア膜23の上に、ゲート電極となるポリシリコン膜24 を例えばCVD法を用いて形成する。その後、ゲート電 極形成領域を覆うマスクパターン(図示省略)を用い て、ポリシリコン膜24、上部バリア膜23、シリコン 含有HfO₂ 膜22及び下部パリア膜21に対して順次 ドライエッチングを行なう。これにより、図8(c)に 示すように、下部パリア膜21、シリコン含有HfO2 膜22及び上部バリア膜23の積層構造を有するゲート 絶縁膜25を介して、シリコン基板20上にゲート電極 26が形成される。その後、ゲート電極26をマスクと して、シリコン基板20に対してイオン注入を行なっ て、ソース領域又はドレイン領域となる不純物拡散層2 7を形成する。最後に、不純物拡散層27中の不純物を 活性化させるため、950℃程度の温度下で30秒間程 度の熱処理を行なう。以上に説明した工程によって、hi gh-kゲート絶縁膜を有するMIS型電界効果トランジス 夕が完成する。

【0097】以上に説明したように、第2の実施形態によると、シリコン基板20上に、水素を含むHfO2膜22Aを形成した後、HfO2膜22Aに対して熱処理

(PDA)を行なって水素を脱離させ、それにより形成 された空孔を介してシリコンをHfO2 膜22A中に拡 散させてシリコン含有HfO2 膜22を形成する。この ため、HfO2 膜22A中にシリコンを効率的に含ませ ることができると共に、最終的に空孔が消失してシリコ ン含有HfO。膜22の緻密化が進む。ここで、第1の 実施形態で述べたように、シリコン含有HfO₂膜22 は製造プロセス中の高温処理によって結晶化しにくいた め、シリコン含有HfO2膜22の大部分が装置完成後 においてもアモルファス状態に保たれる。その結果、シ リコン含有HfO。膜22を有するゲート絶縁膜25、 つまりhigh-kゲート絶縁膜にリーク電流が生じることを 抑制できる。従って、high-kゲート絶縁膜の熱的安定性 が向上するため、耐熱性の優れた半導体装置を実現でき ると共に、半導体装置の製造におけるプロセスマージン を大きくすることができる。

【0098】また、第2の実施形態によると、HfO2 膜22Aを形成する前に、シリコン基板20上に、水素 を含むSi₃N₄膜21Aを形成する。尚、Si₃N₄膜2 1 Aは、HfO2 膜22Aを形成するときに酸化されて SiON膜21Bとなる。その後、HfO2膜22Aに 対してPDAを行なうときに、SiON膜21Bに含ま れるシリコンをHfO₂ 膜22A中に拡散させる。ま た、SiON膜21Bから水素を脱離させ、それにより 形成された空孔を介してHfO2膜22Aに含まれるH fをSiON膜21B中に拡散させることにより下部バ リア膜21を形成する。このため、HfO2 膜22A中 にシリコンを確実に含ませることができる。また、Hf O。膜22A又はシリコン含有HfO。膜22とシリコ ン基板20とが反応することを防止できる。また、下部 バリア膜21に、シリコン含有HfO2膜22と同じH fを含ませることができるため、下部バリア膜21の比 誘電率を高くでき、それによってゲート絶縁膜25全体 の比誘電率を高くすることができる。

【0099】また、第2の実施形態によると、 HfO_2 膜 22 Aに対して PDAを行なう工程と、ゲート電極 2 6となるポリシリコン膜 24 を形成する工程との間に、シリコン含有 HfO_2 膜 22 の表面を窒化して上部バリア膜 23 を形成する。このため、ゲート電極 26 中の材料とシリコン含有 HfO_2 膜 22 中の材料とが互いに拡散することを防止できる。また、上部バリア膜 23 に、シリコン含有 HfO_2 膜 22 と同じHf を含ませることができるため、上部バリア膜 23 の比誘電率を高くでき、それによってゲート絶縁膜 25 全体の比誘電率を高くすることができる。

【0100】また、第20実施形態によると、ハフニウムと水素とを含むソースプリカーサを用いたCVD法により HfO_2 膜22Aを形成するため、 HfO_2 膜22Aに水素を確実に含ませることができる。

【0101】以下、HfO2 膜22Aに対してPDAを

行なう工程の特徴(例えば水素脱離によるHf及びSiの相互拡散)及び効果(例えば熱的安定性の改善)について、実験データを示す図面等を参照しながら説明する。

【0102】図10は、熱処理によってHfO。膜から 脱離していく水素を、TDS (thermal desorption spe ctroscopy : 昇温脱離分光)法によって測定した結果を 示している。図10において、横軸は熱処理温度を示し ており、縦軸は、TDS法によって測定された水素ガス のスペクトル強度を示している。図10に示すように、 熱処理温度が400℃程度に達すると、まず、HfO2 膜の表面に吸着した水素が脱離し始める。その後、熱処 理温度が700℃程度に達すると、HfO2 膜中に含ま れる水素が脱離する。堆積直後のHfO2膜に含まれて おり且つその後の熱処理によってHfO。膜から最終的 に脱離した水素分子の密度を求めたところ、5.6×1 O²⁰[molecules/cm³]という高い結果が得られた。ま た、図10に示す結果によると、熱処理温度が700℃ 程度のときに、脱離水素の検知量が最も多くなってい る。従って、PDAの温度としては700℃程度が最適 であり、このように設定することによって、HfO2膜 に含まれる過剰な水素を脱離させてHfO2 膜を最も効 果的に緻密化することができる。

【0103】また、液体HfソースであるHf-t-b utoxideを用いたCVD法によりSi基板上に形 成されたHfO2膜のサンプルに対して超高真空中で加 熱処理(昇温速度:10℃/分)を行ないながら、高分 解能断面TEM (transmission electron microscope) を用いて昇温中のHfO₂膜の変化をその場観察したと ころ、以下のことが確認された。すなわち、室温(Hf O₂ 膜の堆積直後)では、Si基板の上に、Si原子が 多く且つHf原子が少ない界面層(SiON膜21Bと 対応)が存在すると共に該界面層の上にSi原子が少な く且つH f 原子が多 $v H f O_2$ 層が存在する。その後、 温度を上げていくと、620℃から850℃までの温度 領域において、界面層とHfO2層との間に、界面層よ りもSi原子が少なく且つHfO₂層よりもHf原子が 少ない相互拡散層が明らかに存在し始める。最終的に8 60℃で高温アニールを行なったところ、HfO₂層と 相互拡散層との積層構造(シリコン含有HfO₂膜22 と対応)の合計物理膜厚は、堆積時点(室温)のHfO 2 膜と比較して厚くなった。すなわち、相互拡散層の拡 大によって界面層が縮小し、その結果、界面層を含むH fシリケート積層構造全体の比誘電率が高くなった。

【0104】尚、通常のPDAの場合、昇温速度が50℃/秒程度と高いと共に700℃程度の熱処理温度の保持時間も30秒程度と短いので、前述の高分解能断面下EMによる昇温中のその場観察と比較して、サーマルバジェット(熱負荷)が極めて小さい。このため、PDAに起因したSi基板の酸化は1nm以下しか起こらず、

また、前述の界面層はSi及びHfの相互拡散により非常に薄くなる結果、最終的な界面層(下部バリア膜 21と対応)の厚さは0.5nm程度となる。従って、界面層を含むHfシリケート積層構造全体の比誘電率が高くなる。はなわち、水素を含むHfソースを用いたCVD法による HfO_2 膜の形成は、high-kゲート絶縁膜の形成 方法として非常に有利である。それに対して、水素を含むHf O_2 膜を形成し、i が、通常のi が、i が、

【0105】図11は、Hf-t-butoxideを用いたCVD法により形成された、Hを含むHfO₂ 膜に対して、熱処理後にC-V測定を行なった結果を示している。具体的には、ゲート絶縁膜として物理膜写3.0~3.3nmのHfO₂ 膜を用い且つゲート電極としてポリシリコンを用いたMOSキャパシタのサンプルに対して、ゲート電極に注入された不純物を活性化するためのアニールを900℃、950℃及び1050℃で行なった後に基板側を0Vとしてゲート電圧Vgを印加した。図11において、横軸はゲート電圧(Vg)を印しており、縦軸は、容量を示している。また、◆は900℃で熱処理を行なったときの容量の測定値を示しており、▲は1050℃で熱処理を行なったときの容量の測定値を示しており、▲は1050℃で熱処理を行なったときの容量の測定値を示している。

【0106】図11に示すように、Hf-t-buto xideから形成された、He含む HfO_2 膜を用いた場合、活性化アニール温度を上げた場合においても、安定したC-Vカーブを示しており、理想的なMOSキャパシタとして耐えうる温度は1050 で以上にも達している。すなわち、He含む HfO_2 膜においては、PDAによる水素脱離に伴ってHf及びSiの相互拡散が顕著に生じる結果、ightight Shift Shif

【0107】図12は、水素を含まないソース、具体的には、 $Hf-nitrato(Hf(NO_3)_4)$ を用いたCVD法により形成された、Hを含まない HfO_2 膜に対して、熱処理後にC-V測定を行なった結果を比較例として示している。具体的には、ゲート絶縁膜として物理膜厚 $3.0~3.3nmoHfO_2$ 膜を用い且つゲート電極としてポリシリコンを用いたMOSキャパシタのサンプルに対して、ゲート電極に注入された不純物を活性化するためのアニールを900℃、950℃及び1

150℃で行なった後に基板側を0Vとしてゲート電圧 Vgを印加した。図12において、横軸はゲート電圧 (Vg)を示しており、縦軸は、容量を示している。また、■は900℃で熱処理を行なったときの容量の測定値を示しており、◆は950℃で熱処理を行なったときの容量の測定値を示しており、▲は1150℃で熱処理 を行なったときの容量の測定値を示している。

【0108】図12に示すように、Hf-nitrat oから形成された、Hを含まないHfO2 膜を用いた場合、理想的なMOSキャパシタとして耐えうる温度は900℃程度までである。図11及び図12に示す結果を総合すると、Hを含むHfO2 膜を用いた場合の熱的安定性保証温度は1050℃程度以上である一方、Hを含まないHfO2 膜を用いた場合の熱的安定性保証温度は900℃程度である。すなわち、Hを含むHfO2 膜を用いた場合の方が、熱的安定性保証温度において150℃以上もの改善が見られた。

【0109】図13は、Si基板/SiN膜/HfO2 膜/ポリシリコン膜の積層構造を有するMOSキャパシ タにおいて、Hを含むHfO2 膜及びHを含まないHf O₂膜をそれぞれ用いた場合の熱的安定性を比較した結 果を示している。具体的には、各MOSキャパシタのサ ンプルに対して、窒素雰囲気中で900℃から1150 ℃までの温度の活性化アニールを30秒間行なった後 に、基板側を0Vとして-1.0Vのゲート電圧 (V_G) を印加してリーク電流 J_G の測定を行なった。 また、Hを含むHfO2 膜はHf-t-butoxid eから形成されたものであり、Hを含まないHfO2膜 はHを含まないソースから形成されたものである。図1 3において、横軸は活性化アニール温度を示しており、 縦軸は、リーク電流Jcを示している。また、◆はHを 含まないソースを用いた場合のリーク電流J。の測定値 を示しており、□はHf-t-butoxideを用い た場合のリーク電流J。の測定値の測定値を示してい

【0110】図13に示すように、Hf-t-buto xideから形成された、<math>He含む HfO_2 膜を用いた場合には、活性化アニール温度を上げた場合でもリーク電流 J_6 の増加は約1 桁のみに抑制された。それに対して、He含まない HfO_2 膜を用いた場合には、活性化アニール温度を上げたときにリーク電流 J_6 が約3 桁、つまりHe含む HfO_2 膜を用いた場合と比べて1000倍程度も増加した。言い換えると、He含む HfO_2 膜を用いた場合には、He含まない HfO_2 膜を用いた場合には、He含まない HfO_2 膜を用いた場合と比べて欠陥生成確率を1000分の1程度以下に低減できる。

【O111】また、シリコン基板上に、Hを含むHfO2 膜及びHを含まな $VHfO_2$ 膜のそれぞれを同じ物理 膜厚 (3nm) で堆積した場合に、界面層を含む各 HfO_2 膜のEOTを測定したところ、Hを含む HfO_2 膜

を堆積した場合は1.1 nmであり、Hを含まないHfO2 膜を堆積した場合は1.6 nmであった。つまり、Hを含むHfO2 膜を堆積した場合の比誘電率は、Hを含まないHfO2 膜を堆積した場合の比誘電率よりも約1.46倍高かった。これは、Hを含むHfO2 膜を堆積した場合、界面層とHfO2 との間でSi及びHfの相互拡散が生じて界面層にHfが含まれるようになる結果、界面層部分の比誘電率が大きく低減することによって起こる。

【O112】また、シリコン基板上に、Hを含む厚さ 3.5 n mのHfO₂ 膜を形成した後、該HfO₂ 膜に 対してPDA処理(800℃、30秒間)を行ない、そ の後、MgKa線を用いたXPS (X-ray photoelectro n spectroscopy) 法によりHfO2 膜の表面側からS i、O及びHfを測定したとろ、PDA処理後のHfO 2膜の組成は、Hfが0.60、Siが0.49、Oが 2. 0と分析された。尚、XPS法による測定にあたっ ては、主としてHfO。膜の表面側を観察するため、基 板表面に対する脱出角度が57度の光電子を検出するこ とによって、検出深さを2~3 nm程度に設定した。前 述の結果より、PDA処理後のHfO。膜においては、 Siが表面近くまで拡散してきていることが判明した。 【0113】図14は、MOSキャパシタの絶縁膜であ るHfO2 膜(水素含有)に対してPDAを行なった場 合における、HfO2 膜成膜直後の物理膜厚と、MOS キャパシタ完成後のリーク電流との関係を示している。 具体的には、CVD法によりHを含むHfO2 膜を成膜 した後、該HfO2 膜に対して、圧力約6000Pa (450torr)の窒素雰囲気中で800℃、30秒 間のPDAを行ない、その後、ゲート電極となるポリシ リコン膜を堆積した。その後、ポリシリコン膜に対して イオン注入を行なった後、圧力約110000Pa(7) 60torr)の窒素雰囲気中で900℃、30秒間の 活性化アニールを行ない、その後、基板側をOVとして -1.0Vのゲート電圧 (V_G) を印加してリーク電流 J₆の測定を行なった。尚、HfO₂膜成膜直後の物理 膜厚は、エリプソメトリー法(偏光法)を用いて測定さ れたものである。また、比較のため、HfO2膜に対し てPDAを行なう工程を省略したMOSキャパシタのサ ンプルについても、HfO。膜成膜直後の物理膜厚と、 MOSキャパシタ形成後のリーク電流との関係を調べ た。

【0114】図14に示すように、PDAを行なった場合の方が、PDAを行なわない場合と比べてリーク電流 J_{G} を小さく抑制できている。これは、PDAによって HfO_{2} 膜中にSi が拡散する結果、活性化アニールに よって HfO_{2} 膜が結晶化することを防止できるため、 完成後のMOSキャパシタにおいて HfO_{2} 膜の大部分がアモルファス状態に保たれてゲートリーク電流増加を 抑制できたものと考えられる。また、Si 含有 HfO_{2}

膜の級密化によって、電極材料と高誘電率膜材料との反応を抑制できたことによっても、ゲートリーク電流が低減されたと考えられる。また、図14に示すように、PDAを行なった場合におけるゲートリーク電流抑制効果は、HfO2膜の物理膜厚が小さくなるほど顕著に現れている。以上の結果から、ゲート絶縁膜となる高誘電率膜を堆積した後、ゲート電極の形成前に、高誘電率膜に対してPDA(ポスト・デボジション・アニール)を行なう工程を設けることは非常に重要であり、これによって、リーク電流を非常に効果的に低減できることが確認された。

【0115】尚、第2の実施形態において、ゲート電極 26としてポリシリコン膜24を用いたが、これに代え て、金属膜を用いてもよい。例えば、シリコン含有Hf O₂膜22の表面を窒化した後、ゲート電極26となる TiN膜及びA1膜をスパッタリング法により順次堆積 してもよい。或いは、シリコン含有HfO₂ 膜22の表 面を窒化した後、ゲート電極26となるTa膜を堆積し てもよい。或いは、シリコン含有HfO2 膜22の表面 を窒化することなく、TiN膜又はTaN膜等を堆積し てもよい。この場合、TiN膜又はTaN膜等にSi又 はGeを混ぜてもよい。また、以上のようにゲート電極 26として金属膜を用いる場合、金属膜の形成後に、さ らに熱処理 (PMA: Post Metalization Anneal)を加 えることによって、ゲート絶縁膜25中の欠陥をさらに 低減することができる。このように形成されたMOS構 造に対してC-V測定を行なうと、絶縁膜中の欠陥量と 対応するヒステリシスの減少が確認される。また、PM Aの温度は700℃以上が有効である。さらに、Hを含 有するガス中で450℃、30分間程度のアニールを行 なうと、ゲート絶縁膜25中の界面準位も低減できる。 【0116】また、第2の実施形態において、ゲート絶 縁膜25を構成する高誘電率材料としてHfO2を用い たが、これに代えて、ZrO₂、TiO₂、Ta₂O₅、 La_2O_3 、 CeO_2 、 Al_2O_3 、又はBST (バリウム ストロンチウムチタニウムオキサイド)を用いてもよ い。或いは、Hf,Al,O2 (但しx>0且つy>0) 等の3元系酸化物を用いてもよい。或いは、以上に述べ たような金属酸化物にSi原子が含まれた金属シリケー トを用いてもよい。尚、いずれの場合においても、水素 を含有する高誘電率膜における前述の相互拡散の効果 は、高誘電率膜の堆積時点での組成又は構成材料に関わ らず実現される。

【0117】また、第20実施形態において、液体Hf ソースプリカーサであるHf-t-butoxideを 用いたCVD法により HfO_2 膜22Aを堆積したが、これに代えて、CVD法を用いる場合には、水素とハフニウムとを含む他のHf ソースプリカーサ、例えばテトラキスジエチルアミドハフニウム(TDEAH: Tetrak is diethylamido hafnium 、 $C_{16}H_{40}N_4Hf$)、テト

ラキスジメチルアミノハフニウム (TDMAH: Tetrak is dimethylamino hafnium、 $C_{16}H_{36}HfO_4$)、又は テトラキス1メトキシ2メチル2プロポキシハフニウム (Hf (MMP) 4: Tetrakis 1-Methoxy-2-methl-2-p ropoxy hafnium, Hf [OC (CH₃)₂CH₂OCH₃] 4) 等を用いてもよい。或いは、ハフニウムを含む固体 Hfソースプリカーサ、例えばHf-nitrato (Hf(NO₃)₄)と、水素を含むソースガス、例えば 水素ガスとを用いたCVD法によりHfO2 膜を形成し てもよい。或いは、スパッタ法等のPVD (physical v apor deposition) 法を用いる場合には、水素を含む雰 囲気中でハフニウムを含むターゲットを用いてもよい。 具体的には、酸素ガス及びアルゴンガスに水素ガスを加 えた雰囲気中でハフニウムターゲットを用いてもよい し、アルゴンガスに水素ガスを加えた雰囲気中でハフニ ウムオキサイドターゲットを用いてもよい。尚、水素ガ スは、高誘電率膜(HfO2膜)中に水素を積極的に取 りこませるために添加されている。

【0118】また、第2の実施形態において、 HfO_2 膜22A又は Si_3N_4 膜21Aに所定の物質(空孔形成用物質)として水素を取りこませたが、これに代えて、例えばハロゲン系ガスを用いて塩素、フッ素又はヨウ素等を取り込ませてもよい。尚、空孔形成用物質としては、 $600\sim850$ で程度の温度で HfO_2 膜22A又は Si_3N_4 膜21Aからガスとして脱離し且つこれにより形成された空孔を介してHf又はSiの拡散を促進できるものであればよい。また、 HfO_2 膜22A及び Si_3N_4 膜21Aのそれぞれに含まれる空孔形成用物質が異なっていてもよい。

【0119】また、第2の実施形態において、シリコン基板20に対して、窒素を含むガス中で熱窒化又はプラズマ窒化等を行なうことにより Si_3N_4 膜21Aつまり下部バリア膜21を形成してもよい。或いは、 Si_3N_4 膜21Aを形成することなく、 HfO_2 膜22Aの形成前にシリコン基板20の表面を N_2 Oガスを用いて窒化することによりSiON膜21Bを直接形成してもよい。或いは、 HfO_2 膜22Aの蒸着形成の初期に窒素を含むガスを導入することによって、下部バリア膜21となる窒素含有の高誘電体絶縁膜をシリコン基板20上に直接形成してもよい。

【0120】また、第2の実施形態において、シリコン含有HfO2膜22に対して、窒素を含むガス中で熱窒化又はプラズマ窒化等を行なうことにより上部バリア膜23を形成してもよい。或いは、ゲート電極26となるポリシリコン膜24の形成初期に窒素ガスを導入することによって、シリコン含有HfO2膜22の表面を窒化して上部バリア膜23を形成してもよい。或いは、HfO2膜22Aの蒸着形成の最終段階で窒素を含むガスを導入することによって、HfO2膜22Aの表面側に、上部バリア膜23となる窒素含有の高誘電体絶縁膜を形

成してもよい。

【0121】また、第2の実施形態において、HfO₂ 膜22Aに対してPDAを行なってシリコン含有HfO₂ 膜22を形成した後、シリコン含有HfO₂ 膜22の表面を窒化して上部バリア膜23を形成したが、これに代えて、HfO₂ 膜22Aの表面を窒化して上部バリア膜23を形成した後、HfO₂ 膜22Aに対してPDAを行なってシリコン含有HfO₂ 膜22を形成してもよい

【0122】また、第2の実施形態において、下部パリア膜21、シリコン含有HfO₂膜22及び上部パリア膜23の積層構造全体が窒素を含有していてもよい。

【0123】また、第2の実施形態において、図7

(b)に示す工程において、まず、気化したHf‐t‐ butoxide等のソースをチャンバー内に送りこん だ後、酸素ガスをチャンバー内に供給し、その後、チャ ンバー内の温度を室温から昇温して300~500℃程 度の範囲内の一定温度に保つことが好ましい。このよう にすると、低温下でシリコン基板20上にHf分子をす ばやく吸着させることができるため、HfO₂膜22A を均一に形成できる。また、ソースガスの供給を開始し てからHfO₂の結晶成長が起こるまでのインキュベー ション時間を短くできる。さらに、HfO₂膜22Aと シリコン基板20との間に形成される界面層(SiON 膜21B)を薄くすることができる。

【0124】また、第2の実施形態において、図7

(c) に示す工程で用いられるPDAにおける熱処理温 度は600℃以上且つ850℃以下であることが好まし い。このようにすると、HfO2 膜22Aから水素を確 実に脱離させることができ、それによってHfO2膜2 2A中にシリコンを確実に拡散させることができる。 【0125】また、第2の実施形態において、シリコン 含有HfO₂ 膜22の組成をHf_xSi_yO(但しx>0 且つy>O)と表記すると共に製造プロセスでの最高温 度をT[℃]と表記したときに、T≦6.69·y/ (x+y)+749.4であることが好ましい。このよう うにすると、シリコン含有HfO2 膜22を有するゲー ト絶縁膜25の熱的安定性を確実に保つことができる。 また、ゲート電極26がシリコンを含む材料よりなる場 合には、T≤6.69·y/(x+y)+749.4且 つy/(x+y)≦0.30であることが好ましい。こ のようにすると、シリコン含有HfO2 膜22を有する ゲート絶縁膜25の熱的安定性及び信頼性を確実に保つ ことができる。

[0126]

【発明の効果】本発明によると、製造プロセス中の高温処理によって、ゲート絶縁膜を構成する高誘電率膜が結晶化することを防止できるため、完成後の半導体装置において、高誘電率膜の大部分がアモルファス状態に保たれる。このため、high-kゲート絶縁膜にリーク電流が生

じることを抑制できるので、high-kゲート絶縁膜の熱的 安定性が向上して、耐熱性の優れた半導体装置を実現で きる。

【図面の簡単な説明】

【図1】本発明の第1の実施形態に係る半導体装置の断面図である。

【図2】HfO2に添加するSi量と、HfO2の結晶 化温度及び熱的安定性保証温度との関係を示す図である。

【図3】色々なプロセス最高温度に対応して求められた、熱的安定性を保持できる Hfシリケートの組成の許容範囲を示す図である。

【図4】HfO₂ 膜に添加するSi量と、HfO₂ 膜の 比誘電率との関係を示す図である。

【図5】 HfO_2 膜に添加するSi量と、 HfO_2 膜の信頼性寿命との関係を示す図である。

【図6】 HfO_2 膜に添加するSi量と、 HfO_2 膜の熱的安定性及び信頼性との関係を示す図である。

【図7】(a)~(c)は本発明の第2の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。

【図8】(a)~(c)は本発明の第2の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。

【図9】(a)~(d)は本発明の第2の実施形態に係る半導体装置の製造方法におけるPDAの作用を説明するための図である。

【図10】熱処理によって HfO_2 膜から脱離していく水素を、TDS法によって測定した結果を示す図である。

【図11】本発明の第2の実施形態に係る半導体装置の 製造方法におけるHf-t-butoxideを用いた CVD法により形成された、Hを含む HfO_2 膜に対し て、熱処理後にC-V測定を行なった結果を示す図である。 CVD法により形成された、Hを含まないHfO₂ 膜に対して、熱処理後にC-V測定を行なった結果を示す図である。

【図12】比較例として水素を含まないソースを用いた


【図13】Si基板/SiN膜/ HfO_2 膜/ポリシリコン膜の積層構造を有するMOSキャパシタにおいて、Hを含む HfO_2 膜 (本発明の第2の実施形態) 及びHを含まない HfO_2 膜 (比較例) をそれぞれ用いた場合の熱的安定性を比較した結果を示す図である。

【図14】MOSキャパシタの絶縁膜である HfO_2 膜に対して、本発明の第2の実施形態に係る半導体装置の製造方法のPDAを行なった場合における、 HfO_2 膜成膜直後の物理膜厚と、MOSキャパシタ完成後のリーク電流との関係を示す図である。


【符号の説明】

- 10 シリコン基板
- 11 ゲート絶縁膜
- 11a 高誘電率膜
- 11b 下部バリア膜
- 11c 上部バリア膜
- 12 ゲート電極
- 13 不純物拡散層
- 20 シリコン基板
- 21A Si₃N₄膜
- 21B SiON膜
- 21 下部バリア膜
- 22A HfO₂ 膜
- 22 シリコン含有HfO₂ 膜
- 23 上部バリア膜
- 24 ポリシリコン膜
- 25 ゲート絶縁膜
- 26 ゲート電極
- 27 不純物拡散層

【図1】



【図2】




【図3】

٨	ម		
750	≥0.1		
800	≥7.6		
850	≥15.0		
900	≥23. 0		
950	≥30.0		
1000	≧37. 5		
1050	≥45. 0		
1100	≥52. 4		


A:7" 叶双最高温度

8:Hfシリケートの熱的安定性が保たれる (Si濃度/(Si濃度+Hf濃度))×100[約]の実用範囲

【図4】




【図5】



Eox (real) 行 II ::0T=1.5mm 不良率=100ppm ::00S面積=0.1cm² 温度=100°C

【図6】




一〇一:熱的安定性直線


—D→:信頼性寿命直線


| :熱的安定性のみが確保される領域 :信頼性寿命のみが確保される領域

> 図:熱的安定性及び信頼性寿命の 両方が確保される領域




【図10】





【図14】



フロントページの続き

Fターム(参考) 5F058 BA20 BC03 BF06 BF12 BF22

BF27 BH04 BJ04

5F140 AA19 BA01 BA20 BD02 BD09

BD11 BD13 BD17 BE02 BE07

BEO8 BEO9 BE10 BE17 BF01

BF04 BF07 BF10 BF11 BF15

BF38 BG28 BG38 BG44 BK13

BK21 CB01